⑲ 日本 国 特 許 庁 (JP)

⑩特許出願公開

◎ 公 開 特 許 公 報 (A) 平1-218042

H 01 L 21/88	⑤Int. Cl.	•	識別記号	′ 庁内整理番号	49公開	平成 1 年(198	89) 8月31日
21/00 3 4 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1	H 01 L	21/304 21/31	3 0 1	B -8831-5F Z -6824-5F D -6824-5F S -7738-5F	未請求	請求項の数 1	(全4頁)

②特 顧 昭63-45006

@出 願 昭63(1988) 2月26日

@発 明 者 森 山 好 文 東京都港区芝 5 丁目33番 1 号 日本電気株式会社内

⑪出 願 人 日本電気株式会社 東京都港区芝5丁目33番1号

⑩代 理 人 弁理士 内 原 晋

明細費

発明の名称

半導体鼓散

特許請求の範囲

シリコン芸板と、機能業子形成後に裏面を研唆して厚さを薄くし前記シリコン芸板上に搭載した半導体チップと、前記半導体チップを含む表面を被覆する絶縁膜と、前記絶縁膜に設けたコンタクトホールを介して前記半導体チップと電気的に接続する配線層と、前記配線層を含む表面に設けて投術を平坦化する保護絶縁膜とを含むことを特徴とする半導体装置。

発明の詳細な説明

〔産業上の利用分野〕

本発明は半導体装置に関する。

〔從米の技術〕

従来、この顔の半導体装置はSTD(Semicon-

ductor Thermoplastic Dielectric)方式として知られており、一例として、第3回に示すように、アルミナ又はベリリア等のセラミック基板10の上に、マウント剤2を用いて半導体チップ3を含む表面に四郊化樹粉段11を加圧アレス法により設けて半導体チップ3を埋め込む。次に、四弗化樹脂度11にコンタクトホールを形成し、前記コンタクトホールの上に設けた導体層を堆積し、これを選択的にエッチングして配線層6を形成する。

(発明が解決しようとする課題)

上述した従来の半導体装置は、アルミナ又はベリリア等のセラミック務板上にマウントした半導体チップを加圧アレス法により形成した四兆化樹脂膜により被覆し、埋込んで形成しているので、指板と半導体案子の無態張係数が整合せず、半導体チップにクラックを生じて半導体装置の信頼性を低下させるという問題点がある。

また、多層化の場合には、半導体チップのクラックの確率が更に高くなり、300μmを超える

厚さの半導体チップ(クラックを防止するため薄くできない)及び配線層の厚みのため多層化が困 舞となるという問題点がある。

本発明の目的は、熱脚張率の差による半導体チップのクラックを防止し、且つ、多層化を容易にする半導体装置を提供することにある。

(課題を解決するための手段)

本発明の半導体装置は、シリコン基板と、機能案子形成後に変而を研磨して厚さを薄くし前記シリコン基板上に搭載した半導体チップと、前記半導体チップを含む表面を被覆する絶縁限と、前記半導体チップと電気的に投続する配線層と、前記半線層を含む表面に設けて表面を平坦化する保護絶縁限を含んで構成される。

(実施例)

次に、本発明の実施例について図面を参照して説明する。

第1図は本発明の第1の実施例を説明するため の半導体装置の断面図である。

第2図は本発明の第2の実施例を説明するため の半導体装置の断面図である。

第2図に示すように、シリコン藝板の上に、 例えば、ジャパニーズ・ジャーナル・オブ・ア プライド・フィジックス(Japamese Jourmal of Applied Physics) 第23卷, 第10号, 19 84年10月, 第し815~し817頁にデバ イス・レイアー・トランスファ・テクニーク・ ユージング・ケミ・メカニカル・ポリッシング (Bevice Layer Transfer Technique using Chemi-Mechanical Polishing)の表題で紹介されている 機械的 一化学的研磨法により 5 ~ 5 0 μm の厚さ に研磨して機能素子層を残した半導体チップ3a をマウント剂2により搭載する。次に、半導体チ ップ3aを含む表面をシリカ膜形成用塗布液(例 えば東京応化工業製OCD液)を回転途布し、こ れを飢成して絶縁膜8aを形成する。このとき、 絶縁膜8aとしてスパッタリング法又はCVD法 により酸化シリコン膜等を堆積した絶縁膜を形成 しても良い。次に、第1の実施例と同様にして絶

第1回に示すように、シリコン基板1の上に 機能素子形成後に裏面を研磨して厚さを10~ 150μmに研磨して薄くした半導体チップ3を マウント剂2を用いて接着し搭載する。次に、半 導体チップ3を含む表面に、耐熱性の良好な液状 ポリイミド系樹脂膜を塗布して硬化させた絶縁樹 脂膜4を形成し、半導体チップ3の表面に設けた Ae電極5の上の絶縁樹脂膜4にコンタクトホー ルを設ける。このとき、AC電板5の上にCu/ Ti耐や、Cu/Cr層、又はAu/Pt/Ti のコンタクト層を選択的に形成しても良い、次 に、前記コンタクト 簡を含む表面に A ℓ 層又は Cu 個等の導体履をスパッタリング法、蒸着法、 めっき法等を用いて堆積し、これを選択的にエッ チングして配設限6を形成する。次に、全面に保 護樹脂膜7を設ける。本実施例では基板としてシ リコン病板を用いているため半導体チップとの熱 脚張率を整合させることができ、半導体チップの クラックを防止することができると共に多層化も 窓馬となる。

緑膜8aにコンタクトホールを設け、前記コンタクトホールの半導体チップ3aに設けたAℓ電标5aとコンタクトする配線層6aを選択的に設ける。次に、配線層6aを含む表面に層間絶縁膜9を形成して表面を平坦にする。

次に、層間絶縁膜9の上に上述した工程を順次 縁返して半導体業子3bをマウントし、絶縁膜8b及び配線層6bをそれぞれ形成し、趾上部に 保護樹脂膜7を形成する。

このように、半導体チップ3、3a、3bとシリコン語板1との熱調張係数を整合させ、更に半導体チップ3、3a、3bを被覆する絶縁膜に弾力性のある絶縁樹脂膜4又は熱脚張係数の近い絶縁膜8a、8bを使用することによって、半導体チップのクラックを防止し、且つ、薄い半導体チップの使用により表面を平坦化して多層化構造を容易に実現できる。

(発明の効果)

以上説明したように本発明は機械的研密あるいは機械的一化学的研磨により薄く加工した半導体

特開平1-218042(3)

また、半導体素子を薄く加工することにより液状閉脈による埋め込みや、無機材料による絶縁層の形成が可能となり、半導体チップを薄く加工することにより表面の平坦化が容易に行なえ、半導体チップの多層化実装が容易となり、高い実装密度が得られるという効果を有する。


図面の簡単な説明

第1図及び第2図は本発明の第1及び第2の実


施例を説明するための半導体装置の断面図、第3 図は従来の半導体装置の一例を説明するための断 函図である。

1 … シリコン基板、2 … マウント剤、3 . 3 a . 3 b … 半導体チップ、4 … 絶縁樹脂膜、5 … A l 電極、6 . 6 a . 6 b … 配級層、7 … 保護樹脂膜、8 a . 8 b … 絶縁期、9 … 層間絶縁膜、1 0 … セラミック 装板、1 1 … 四邦化樹脂膜。


代理人 弁理士 内 原 智



第 1 図



第 2 図



第 3 図

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

01-218042

(43)Date of publication of application: 31.08.1989

(51)Int.Cl.

H01L 21/88

H01L 21/304

H01L 21/31

H01L 21/90

H01L 23/14

H01L 23/52

H01L 27/00

(21)Application number: 63-045006

(71)Applicant: NEC CORP

(22)Date of filing:

26.02.1988


(72)Inventor: MORIYAMA YOSHIFUMI

(54) SEMICONDUCTOR DEVICE

(57)Abstract:

PURPOSE: To enhance a heat-dissipating property by a method wherein thinly worked semiconductor chips are mounted on a silicon substrate and electrodes are connected via a contact hole made in an insulating film so that the semiconductor chips of different types can be mounted in a high density.

CONSTITUTION: Semiconductor chips 3 whose rear has been polished after formation of functional elements are bonded and mounted on a silicon substrate 1 by using a mounting agent 2. The surface including the chips 3 is coated with a liquid polyimide-based resin film whose thermal resistance is good; the film is hardened; an insulating resin film 4 is formed; a contact hole is made in the resin film 4 on an Al electrode S formed on the surface of the chips 3. A conductor layer such as an Al layer, a Cu layer or the like is deposited on the surface including a contact layer; it is etched selectively; a wiring layer 6 is formed. A protective resin film 7 is formed on the whole surface. By this setup, the chips of different types can be mounted in a high density; a heatdissipating property can be enhanced.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

Date of extinction of right